EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

02119269

PUBLICATION DATE

07-05-90

APPLICATION DATE

28-10-88

APPLICATION NUMBER

63273457

APPLICANT: MATSUSHITA ELECTRIC IND CO LTD;

INVENTOR: MORII TOMOYUKI;


INT.CL.

: H01L 29/784 H01L 21/336

TITLE

MOS TYPE SEMICONDUCTOR DEVICE

AND MANUFACTURE THEREOF



ABSTRACT: PURPOSE: To enhance a resistance to a hot carrier of a MOSFET having a buried channel without worsening a threshold value, a drain current and other electrical characteristics by a method wherein a concentration of one part near a high- concentration source-drain in a buried layer is made low and this low-concentration region is situated in nearly the central part in a thickness direction of the buried layer.

> CONSTITUTION: A gate electrode 4 is formed on the surface of a semiconductor substrate 1 of a conductivity type via a gate insulating film 3; source-drain diffusion layers 7, 7' as high-concentration regions of an other conductivity type are formed on the surface of the semiconductor substrate 1 being apart from the gate electrode 4 and in its neighborhood; a buried layer 2 of the other conductivity type is formed in their neighborhood including an interface between the substrate 1 and the gate insulating film 3. In addition, low-concentration regions 5, 5' are formed at end parts of the gate electrode 4 inside the buried layer 2 and at parts between the diffusion layers 7, 7'; their lowest concentration part is situated in nearly the center of a thickness of the buried layer 2; the buried layer 2 is divided into surface channels 8a, 8a' and internal channels 8b, 8b'. For example, the low-concentration regions 5, 5' are formed while B is compensated locally by As by implanting ions of As.

COPYRIGHT: (C)1990,JPO&Japio

⑩ 日本国特許庁(JP)

(1) 特許出願公開

四公開特許公報(A)

平2-119269

Slnt. Cl. 3

撤别配号

庁内整理番号

❷公開 平成2年(1990)5月7日

H 01 L 29/784 21/336

H 01 L 29/78

301 S

審査請求 未請求 請求項の数 2 (全4頁)

MOS型半導体装置およびその製造方法 ❷発明の名称

> 顧昭63-273457 **1944**

❷出 顧 昭63(1988)10月28日

臺 弥 @発明者 江 崎 概 **中** 田

大阪府門真市大字門真1006番地 松下電器產業株式会社内 大阪府門真市大字門真1006番地 松下電器產業株式会社內

分分発明 者 の発明 者 森井

大阪府門真市大字門真1006番地 松下電器座桌株式会社内

知行 の出願 人 松下電器産業株式会社

大阪府門真市大字門真1006番地

弁理士 栗野 重孝 外1名 10代理人

1. 舞明の名称

MOS型半導体装置及びその製造方法

2. 特許請求の範囲

(1) 一導電型型半導体基製の衰面にゲート絶縁 膜を介してゲート電極が設けられていて、上紀ゲ 一ト電極から離れた半導体基板表面とその近傍に 高協度の二導電型領域であるソース・ドレイン拡 散器と、上記基板・ゲート絶縁膜の界面を含みそ。 の近傍に二等電型埋め込み層とが形成されていて、 上記垣め込み庭内の上記ゲート電極端部から上記 ソース・ドレイン拡散層間の部分において低温度 領域が存在し、しかもその単低調度部分が上記機 め込み患の厚みのほぼ中心に位置していて、 塩め 込み着が表面チャネルと内部チャネルとに分かれ ていることを特徴とするMOS型半導体装置。

(2) 一導電型半導体基板の表面に二等電型埋め 込み眉を形成する工程、 ゲート 絶縁族を成長させ その上にゲート電腦を設ける工程、 上記ゲート電 植をマスクとして上記半導体基板表面に一導電型 不純物をそのピーク位置が上記埋め込み后の厚み のほぼ中心に位置するようイオン在入する工程。 ゲート電極から離れた半導体基板表面とその近傍 に高値度二非電型領域であるソース・ドレイン拡 放臍を形成する工程とも少なくとも含んでなり、 上記埋め込み間内の上記ゲート電極機能から上記 ソース・ドレイン拡散層間の部分において低値度 領域の最低適度部分が上記型め込み層の罪みのほ ぼ中心に位置するよう形成され、 上記機め込み層 が表面チャネルと内配チャネルとに分かれている ことを特徴とするMOS型半導体装置の質造方法。 3. 発明の詳細な説明

産業上の利用分野

本売明は大規模集験回路(VLSI)の構成素 子であるM O S 型電界効果トランジスター(M_.O SFET)の構造およびその製法に関するもので

従来の技術

従来のDチャキルMOSFETはゲート電極に、 n型の不夠物を含むπ・型の多結晶シリコンを用い

ている。 それにより半導体基根との仕事関数の違 いを生じ、しきい値Vィを 0、 8V近側に設定する ために、p型堆め込み層を形成している。 埋め込 **る層上にゲート絶縁膜を介して設けられたゲート** -電極の両端にはソース・ドレインとしてのり な飲 雌が、 堪め込み層に接して半導体基板表面および その近傍に形成される。 常子の散粧化が遊むと共 に、ソース・ドレイン関節能すなはちチャネル長 が短細されてきたにもかかわらず、電源電圧は一 定であるため、ドレイン電界は高まっている。 そ のため、ドレイン近傍の高電界領域で発生するホ ・トキャリアによる特性の劣化が増大している。 これに対して従来進め込み層の不能物語度を薄く する、ソース・ドレインを低・高端皮の2重構造 (t b w & L D D = L i g h t i y - D o p e d Drain)にする等の解決策が考えられてき

発明が解決しようとする課題

塩の込み層の不純物機度を薄くする方法では、 しまい値が高くなるので好ましくなく、 またLD

キャリアは表面チャネルを走行しするが、ドレイン電位が相対的に高いときはその体機度領域が作り出す難壁によりキャリアは内部チャネルに閉じ込められて走行するのでホットキャリアが発生してもゲート絶縁集まで到達する確率が低くなる。

* * *

上記手段をワチャネルMOSFETに適用した 実施例を第1回に示す。

・ 和型半導体基板 1 の景面を含む近愕に固度が 1 x 1 0 '' c m '' で厚みが 0 ・ 1 t クロンの p 型型 め込み屋 2 、 基板表面に熱酸化性で形成された厚き 8 n m のゲート酸化酸 3 を介して放けられた調を含む厚き 2 0 0 n m の多結晶シリコンゲート 4、ゲート 4 の両端を覆う酸化紫網型 8 をマスクとしてポロンを住入して形成された高端度の p ・ 型ソース・ドレイン 7 ・ 7 ・ およびソース・ドレインのチャネルに接する 側面に接続した p 型 塩 込み 層の低温度傾減 5 、 5 ・ とから P チャネル M O S F E T が構成されている。

p型埋め込み屋の低路度領域5。 6 ° の寒みは

D化ではチャネルの寄生低抗が増大しドレイン電 成が減少するので好ましくない。 しきい値やドレ イン電波その他の電気特性を感化させることなく、 埋め込みチャネルを育するMOSFET (ほとん との場合アチャネル)のホットキャリア耐性を高 める軍が本見明によって解決しようとする課題で

理国を解決するための手段

型的込み屋のうち高屋皮ソース・ドレイン近傍の一郎を延遠度化し、しかもその低層度領域を埋め込み屋の厚み方向のほぼ中央部に位置せしめる

作用

高速度ソース・ドレインのチャネルに接する紙面の一部分が低温度の埋め込み層であることから、等低的に低速度ソース・ドレインが形成されたことになり電界強度が緩和される。 また、埋め込み間はソース・ドレイン近傍において、その低温度傾域の存在により、豊面チャネルと内部チャネルに二分され、ゲート電位が相対的に高いときは、

30 n m で、 もの最低値度の中心位置は P 型堰 め 込み層の厚み方向のほぼ中央にあり、 ソース・ド レイン正規では P 型堰 め込み扇は厚み 3 0 n m の 表面チャネル 8 a. 8 a. と厚み 4 0 n m の内部 チャネル 8 b. 8 b. とに二分されている。

なお、全国記録やコンタクトなどは省略してあ

第1回のA-A'に沿ったり型場が込み屋の不 純物分布を第2回に示す。ソース・ドレイン7・ 7'では1×10"cm"以上の額度で、増か込み 型2はほぼ1×10"cm"であるが、低速度質 域5、5'では1×10"cm"よりも三分の一 程度と低い3×10"cm"に設定してある。

第1回のゲート 瀬都B-B ・に沿った P 型 埋め込み 囲及び その低 頭 底 領域 の 原 さ 方向 の 不純 物分 布 を 第3回に示す。 P 型 埋め込み 囲は ポロン (B)の ドーピングにより、 低 脂 底 類 域 は D 葉 (As)のイオン住人により 局所的に Bを As で 補 仮して 形成される。 ひまは 弦 放 保 数 が同じ ドナーである 傾 (P)に 比べて小さいの で 本 発明の 目的に とっ

特爾平2-119269(3)

て好都合である。

ゲート4にソースでに対してしまい値以上の負電位が印加されると、ソース 7 近傍の表面および内部チャキル8 a. 8 b を 酒ってホールがり型埋め込み間2 内に引き出され、ドレインで、へ向かって流れる。ドレイン環位がゲート電位より低い(絶対値で小さい)ときはドレインで、近傍の表面及び内部チャキル8 a'、8 b'を酒ってホールはドレインで、に達する。

ドレイン電位がゲート電位より高いともは、ドレインで、近傍の表面チャネル8 a 1 内には延む内部の人間がか生じ、空之化すると傾った。 しかも低端をとしまった。 しかも低端をとして動くので、 しかも低端をで、質的にホールは内部チャネルのみを通らざるを得なくなる。ドレイン近傍に発生する高電界により環維衝突(アパランシェ)が起生する。 しん できゅった ホットキャリアが発生 通るため ・モート サード・サード かり

+ リアが通り易い表面チャネルがあるので、 低値 度値域があるにも拘らず抵抗増加が少なく、 ドレ イン電波が高い。

すなはち、本免朝のMOSFETおよびその優級回路はホットキャリア耐性が高くしかも高性能である。

4. 関西の簡単な説明

第1回は本発明の手段をロチャネルMOSFE Tに適用した一実施例の新面構成図、第2回は同 FETのA-A'におったロ型埋め込み間の不純物・ 分布図、第3回は同FETのゲート類配B-B' に沿った埋め込み間の硬を方向不純物分布図である。

1 ・・・ n 型半導体基板、 2 ・・・ p 型埋め込み間、 3 ・・・ゲート酸化は、 4 ・・・多結晶シリコンゲート、 5、 5 '・・・埋め込み離内の低酸低低は、 8、 8 '・・・側数酸化酸、 7、 7'・・・ソース・ドレイン、 8 a, 8 a'・・・・ 表面チャネル、 8 b, 8 b'・・・ 内部チャネル・ 代団人の氏名 弁理士 乗野電学 ほか 1 名

化鉱までの距離が違いので、数乱を受けてエネル ギーが低下しゲート酸化酸まで到達する確率は低い。キャリアの平均自由行程は10nm以下であり、内のチャネルからゲート酸化線までの眼離を 上記実施例のように80nm程度に設定してあれば、ゲート酸化額へのキャリア使入が少なく、それによる個質特性の劣化も少ない。

また、ソース・ドレイン近伊のP型域が込み展全域が低級関係域になっているのではなく、ゲートで位が相対的に高い場合、キャリアが通り扱い表面チャネルがあるので、抵抗増加が少なく、ホットキャリア耐性が高く、しかもドレイン環故が多い。


発明の効果

本売明は上述した構成と作用により下記の実用 上の有用な効果をもたらす。

1) ソース・ドレイン 近伊に低速度領域が存在することで、 気界が緩和される。 2) 気能衝突が起こってもキャリアは基板内部を通るのでゲート地緒限へのホッ トキャリア注入は少ない。 3) キ


1 … 九里年盛 休 泰 報 2 … 戸 聖 堪 の 込 本 層 3 … デ ・ト 駅 化 膜 4 … ラ 細 晶 シリコンゲート 5,5'… 堪 の 込 ル 層 内の 低 環 復 域 域 4,4'… 例 聖 職 化 級 7,7'… ソ・ス・ドレイン 84,84'… 東 団 テマネル 84,84'… 東 団 テマネル

1 @



特開平2-119269(4)

₹ 2 🔯



8 3 DZ

